若贝是一款颇为小巧的FPGA图形化妄想仿真工具。开拓这款软件的目的一方面是简化FPGA的妄想，抵达妄想FPGA就彷佛搭积木同样的重大；另一方面是让妄想硬件变患上颇为锐敏，应承用户在搭积木的同时，可能输入自己的算法实现。这款软件从硬件妄想中抽象出4个根基的元素：模块，端口，代码段以及衔接线。所有妄想都可能由这4种元素组合而成。这款软件颇为的小，经由少许修正就能实现跨平台妄想，致使可能将该软件嵌入到PDA手机上。若贝尽管小（惟独20M），可是具备一个仿真工具所理当具备的所有功能，好比由图形化妄想天生代码，纠错，代码魔难以及编译，仿真，波形合成，以及编程式操作界面操作。 比力其余的业内软件，Robei具备一些与众差距的特色：
1.颇为重大的操作界面，学习起来很简略上手。
2.跨平台妄想脑子，全部软件基于当初颇为盛行的QT平台。
3.运用天下上颇为驰名的开源工具Icarus Verilog做编译器，速率颇为的快以及晃动。
4.集成为了波形合成工具，合成波形速率颇为的快。
5.软件可能辅助妄想者延迟发现一些硬件接口的过错。
6.用户可能运用命令行方式取代鼠标操作。
7.用户可能运用相似属性编纂器的工具妨碍编纂每一个元素的数据。
8.今世化的用户操作界面，反映速率颇为的快。
9.软件颇为的小，实施历程中只占用颇为小的内存资源（《100M）.
10.如今的版本只反对于仿真，用户可能运用天生的代码退出FPGA厂家的工具，妨碍综合以及下载。
11.多语言反对于，当初反对于中文以及英文。